eP103T

Il trasmettitore LVDS eP103T supporta la trasmissione tra l'host e il display a schermo piatto con risoluzioni fino a SXGA+. Il trasmettitore converte 25 bit (8 bit/colore, 2 bit fittizi) di dati TTL a bassa tensione e 3 bit di controllo in 4 flussi di dati LVDS (Low Voltage Differential Signal). Con una velocità massima di clock in ingresso di 135 MHz, la velocità di ciascuna coppia di dati differenziali LVDS è di 945 Mbps, per un throughput totale di 3,78 Gbps. Il trasmettitore può essere configurato per l'ingresso del fronte di salita o di discesa del clock tramite un pin esterno. Supporta velocità di clock da 10MHz a 135MHz per

• Risoluzione da HVGA a SXGA+
• Larghezza di banda fino a 3,78 Gbps
• Il PLL non richiede componenti esterni
• Rifiuto del jitter da ciclo a ciclo
• Da 3,3V a 1,8V Ingresso a bassa tensione TTL tollerante
• Selezione dati e strobo di controllo programmabile
• Modalità di spegnimento supportata
• Pacchetto TSSOP (8,1 mm x 14 mm)