eP105

eP105 è un trasmettitore LVDS (Low Voltage Differential Signal) a 10 bit ad alta velocità, in grado di trasmettere uscite LVDS con una frequenza di clock di 150 Mhz. Il chip adotta la tecnologia proprietaria eLVDS (enhanced LVDS), sviluppata per le interfacce LVDS ad alta velocità. eP105, insieme a eP106 (ricevitore eLVDS), supporta la trasmissione a collegamento singolo tra l'host e il display a schermo piatto con risoluzione fino a 1080p. Il chip converte 32 bit (10 bit/colore, 2 bit fittizi) di dati CMOS/TTL e 3 bit di controllo in 5 flussi di dati LVDS. Alla velocità massima di clock in ingresso di 150 MHz, la velocità di ciascuna coppia di dati differenziali LVDS è di 1,05 Gbps, per un throughput totale di 5,25 Gbps. Il trasmettitore può essere configurato per l'ingresso del fronte di salita o di discesa del clock attraverso un pin esterno.

• Supporto di velocità di clock da 8MHz a 150MHz con risoluzione da NTSC a 1080p
•  Larghezza di banda fino a 5,25 Gbps
•  Il PLL non richiede componenti esterni
•  Rifiuto del jitter da ciclo a ciclo
•  Selezione dati e strobo di controllo programmabile
•   Supporto LVDS a oscillazione ridotta
• Modalità di spegnimento supportata
• Pin-out Compatibile con l'esplorazione eP103
• Design CMOS singolo a 3,3 V
• LQFP a 64 pin