eP387A

L'eP387A supporta la trasmissione di collegamenti LVDS doppi tra l'host e il display a schermo piatto con risoluzioni fino a QXGA. Il trasmettitore converte 48 bit (24 bit a colori, doppio pixel) di dati CMOS/TTL e 3 bit di controllo in 8 flussi di dati LVDS (Low Voltage Differential Signal). Con una frequenza massima di clock in ingresso di 112 MHz in modalità dual pixel, la velocità di ciascuna coppia di dati differenziali LVDS è di 784 Mbps, per un throughput totale di 5,4 Gbps. Sono supportate altre due modalità. Una di queste converte i dati in ingresso a 24 bit (colore a 24 bit, pixel singolo) in collegamenti LVDS doppi e la velocità di clock in ingresso può raggiungere i 165 MHz. L'altra modalità converte i dati in ingresso a 24 bit in un singolo collegamento LVDS per supportare l'interoperabilità con le applicazioni LVDS convenzionali. La funzione di pre-enfasi configurabile consente di supportare una maggiore potenza di uscita per ridurre gli effetti di carico del cavo. L'eP387A fornisce una seconda coppia di clock di uscita LVDS. Entrambe le coppie di clock LVDS sono identiche. Questa caratteristica supporta la retrocompatibilità con la precedente generazione di trasmettitori LVDS a pixel singolo. Il secondo clock consente al trasmettitore di interfacciarsi al pannello utilizzando una configurazione "dual pixel" di due ricevitori LVDS a 24 o 18 bit. Supporta le risoluzioni da SVGA a QXGA - Supporta velocità di clock da 32,5 MHz a 112/170 MHz - Larghezza di banda fino a 5,4 Gbit/s - La pre-enfasi riduce gli effetti di carico del cavo - Interfaccia programmabile con controller di temporizzazione, dual-in/dual-out, single-in/dual-out e single-in/single-out. - Rifiuto del jitter da ciclo a ciclo - Tolleranza di 5 V sui pin di ingresso dati e controllo - Selezione stroboscopica dei dati e del controllo programmabile - Compatibile con lo standard LVDS ANSI/TIA/eIA-644 - Compatibile con National DS90C387A - Design CMOS singolo a 3,3 V - LQFP a 100 pin (senza Pb, conforme a JeDeC/IPC J-STD-006)